115年半導體國際連結創新賦能計畫報名表
115年度經濟部產業發展署「半導體國際連結創新賦能計畫」報名表
< 在職短期培訓課 >
🏛️ 計畫組織單位與窗口
- 1. 指導單位：經濟部產業發展署
- 2. 承辦單位：財團法人資訊工業策進會
- 3. 合作企業：嵩前科技有限公司
- 4. 執行單位：國立清華大學推廣教育中心 / 連絡人：賴瓊惠老師 <<請主動 Line 電話 0919-971254 加入好友>>
- 5. 協辦單位：中華大學電子工程學系、中華大學電機工程學系
為協助半導體產業（含設計、製造、封裝、測試領域）之在職員工拓展專業技能，本課程從基礎的觀念扎根，帶領學員穩步建立先進製程 IC 佈局的實務概念與核心基礎。為讓學習更具成效，培訓期間將舉辦「實務演練競賽」，透過以戰代訓的方式取代傳統測驗。學員不僅能在實作中驗證所學，更有機會贏取競賽獎金，將競賽成果作為未來內部晉升或職涯轉型的有力證明。誠摯邀請有志為專業加值的您踴躍報名！
💡 報名模式、學費優惠與退費標準
- 課程分為三個模組，建議「全科完整報名」以達最佳學習效益。
- 三個課程模組的費用分開列示，開放學員可以「挑選單一課程模組」報名繳費。
- 學費優惠說明：一般企業出資 50%；中南部地區（苗栗(含)以南）之企業出資 30%；中小企業（實收資本額新台幣 1 億元以下，或員工數未滿 200 人）及外籍人才參訓政府經費全額支應。
- 退費標準：如因故無法開班者，所繳費用全額退還。學員繳費後開訓前離訓退還九成款；於開訓日（含）之後不退費。
📍 實體課程地點：新竹市五福路二段707號 中華大學管理二館 MB02、MB11 教室。 （清華² 科技園在中華大學）
📚 三大課程系列規劃表
| 課程 | 系列一 | 系列二 | 系列三 |
|---|---|---|---|
| 在職班別 | 先進製程元件物理與數位佈局 | 先進製程設計規範與佈局可靠度 | 先進製程實務演練與 DTCO 最佳化 |
| 課程名稱 | • VLSI 設計概論 • 半導體製程與元件 • FinFET 佈局設計 |
• 電子電路 • IC 設計專業英文 • DRC/LVS 驗證 |
• 靜電防護 • IC 設計專業英文 • VLSI 設計概論 • 半導體製程與元件 • 積體電路實體設計 • 設計技術協同最佳化 (DTCO) |
| 時數 | 18 hr | 18 hr | 18 hr |
